





別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 3月29日

出願番号

Application Number:

特願2002-097845

[ST.10/C]:

[JP2002-097845]

出 願 人 Applicant(s):


東京エレクトロン株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2003年 2月25日

特 許 庁 長 官 Commissioner, Japan Patent Office 太田信一



【書類名】 特許願

【整理番号】 JPP020026

【提出日】 平成14年 3月29日

【あて先】 特許庁長官 及川 耕造 殿

【国際特許分類】 H01L 21/38

【発明の名称】 下地絶縁膜の形成方法

【請求項の数】 10

【発明者】 .

【住所又は居所】 東京都港区赤坂五丁目3番6号 東京エレクトロン株式

会社内

【氏名】 菅原 卓也

【発明者】

【住所又は居所】 東京都港区赤坂五丁目3番6号 東京エレクトロン株式

会社内

【氏名】 多田 吉秀

【発明者】

【住所又は居所】 東京都港区赤坂五丁目3番6号 東京エレクトロン株式

会社内

【氏名】 中村 源志

【発明者】

【住所又は居所】 東京都港区赤坂五丁目3番6号 東京エレクトロン株式

会社内

【氏名】 尾▲崎▼ 成則

【発明者】

【住所又は居所】 東京都港区赤坂五丁目3番6号 東京エレクトロン株式

会社内

【氏名】 中西 敏雄

【発明者】

【住所又は居所】 東京都港区赤坂五丁目3番6号 東京エレクトロン株式

会社内

【氏名】

佐々木 勝

【発明者】

【住所又は居所】 東京都港区赤坂五丁目3番6号 東京エレクトロン株式

会社内

【氏名】

松山 征嗣

【発明者】

【住所又は居所】 東京都港区赤坂五丁目3番6号 東京エレクトロン株式

会社内

【氏名】

長谷部 一秀

【発明者】

【住所又は居所】 東京都港区赤坂五丁目3番6号 東京エレクトロン株式

会社内

【氏名】

中島 滋

【発明者】

【住所又は居所】 東京都港区赤坂五丁目3番6号 東京エレクトロン株式

会社内

【氏名】

藤原 友紀

【特許出願人】

【識別番号】

000219967

【氏名又は名称】

東京エレクトロン株式会社

【代理人】

【識別番号】

100077517

【弁理士】

【氏名又は名称】

石田 敬

【電話番号】

03-5470-1900

【選任した代理人】

【識別番号】

100092624

【弁理士】

【氏名又は名称】 鶴田 準一

【選任した代理人】

【識別番号】 100089901

【弁理士】

【氏名又は名称】 吉井 一男

【選任した代理人】

【識別番号】 100082898

【弁理士】

【氏名又は名称】 西山 雅也

【選任した代理人】

【識別番号】 100081330

【弁理士】

【氏名又は名称】 樋口 外治

【手数料の表示】

【予納台帳番号】 036135

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要



【発明の名称】 下地絶縁膜の形成方法

【特許請求の範囲】

【請求項1】 電子デバイス用基材上に配置された絶縁膜の表面に、少なく とも酸素原子含有ガスを含む処理ガスに基づくプラズマを照射して、該絶縁膜と 電子デバイス用基材との界面に下地膜を形成することを特徴とする下地膜の形成 方法。

【請求項2】 前記絶縁膜が、High-k(高誘電率)材料を含む膜であ る請求項1に記載の下地膜の形成方法。

【請求項3】 前記プラズマが、酸素ラジカルを含むプラズマである請求項 1または2に記載の下地膜の形成方法。

【請求項4】 前記下地膜が、酸化膜である請求項1~3のいずれかに記載 の下地膜の形成方法。

【請求項5】 前記プラズマが、平面アンテナ部材(スロットプレインアン テナ)に基づくプラズマである請求項1~4のいずれかに記載の下地膜の形成方 法。

前記プラズマ照射の後、高誘電率材料膜を高温でアニーリン 【請求項6】 グする請求項1~5のいずれかに記載の下地膜の形成方法。


前記アニーリングが、 N_2 雰囲気または O_2 雰囲気下で行われ 【請求項7】 る請求項6に記載の下地膜の形成方法。

【請求項8】 前記アニーリングが、600~1100℃の温度で行われる 請求項6または7に記載の下地膜の形成方法。

【請求項9】 電子デバイス用基材と、該基材上に配置された下地膜と、該 下地膜上に配置された絶縁膜とを少なくとも含む電子デバイス用材料であって; 前記下地膜が、前記絶縁膜側からのプラズマ照射によって形成された膜であるこ とを特徴とする電子デバイス用材料。

【請求項10】 前配絶縁膜が、High-k(高誘電率)材料を含む膜で ある請求項9に記載の電子デバイス用材料。

【発明の詳細な説明】



【発明の属する技術分野】

本発明は、良好な界面特性を有する絶縁膜を形成する方法に関する。より詳しくは、本発明は、絶縁膜に、少なくとも酸素原子含有ガスを含む処理ガスに基づくプラズマを照射して、該絶縁膜と基材との間の界面特性を向上させる方法に関する。本発明の改質方法は、特に、いわゆるHigh-k(高誘電率)材料に好適に使用可能である。

[0002]

【従来の技術】

本発明は半導体ないし半導体装置、液晶デバイス等の電子デバイス材料の製造に一般的に広く適用可能であるが、ここでは説明の便宜のために、半導体装置(devices)の背景技術を例にとって説明する。

[0003]

シリコンを始めとする半導体ないし電子デバイス材料用基材には、酸化膜の形成、CVD等による成膜、エッチング等の種々の処理が施される。近年の半導体装置の微細化、および高性能化の要請に伴い、(例えば、リーク電流の点で)より高性能な絶縁膜に対するニーズが著しく高まって来ている。これは、従来の比較的に集積度が低いデバイスにおいては事実上問題とならなかったような程度のリーク電流であっても、近年の微細化および/又は高性能化したデバイスにおいては、シビアな問題を生ずる可能性があるためである。特に、近年始まった、いわゆるユビキタス社会(何時でもどこでもネットワークに繋がる電子デバイスを媒体にした情報化社会)における携帯型電子機器の発達には低消費電力デバイスが必須であり、このリーク電流の低減が極めて重要な課題となる。

[0004]

典型的には、例えば、次世代MOSトランジスタを開発する上で、高性能のシリコンLSIの微細化を追求していくとリーク電流が増大して、消費電力も増大するという問題が生じている。そこで性能を追求しつつ消費電力を少なくするためには、MOSトランジスタのゲートリーク電流を増加させずにトランジスタの特性を向上させることが必要となる。



このような要請に応えるために、種々の手法(例えば、シリコン酸化膜の改質、シリコン酸窒化膜 SiONの使用)が提案されているが、その有力な手法の一つが、High-k (高誘電率)材料を用いた絶縁膜の開発である。このようなHigh-k 材料を用いることにより、 SiO_2 容量換算膜厚であるEOT (Effective Oxide Thickness) の薄膜化が期待できるからである。

[0006]

【発明が解決しようとする課題】

しかしながら、このように優れた特性が期待される絶縁膜を実際にCVD(化学気相堆積法)等により成膜した場合、特に実用性が極めて高い(例えば、12A(オングストローム)程度に比較的に薄い)絶縁膜においては、該絶縁膜と、その下地たる電子デバイス用基材との間で良好な界面特性を得ることが困難であった。

[0007]

このような課題を解決するための一つの有力な方法は、基材上に極めて薄い (例えば、10A以下)下地膜を形成した後に、該下地膜上に絶縁膜をすることである。しかしながら、従来の熱酸化技術ないしプラズマ酸化技術 (これらの技術による薄い膜厚コントロールは困難である)を用いて、このように薄い下地膜を直接に電子デバイス用基材上に成膜速度や面内均一性を制御しながら形成することは、極めて困難であった。

[0008]


本発明の目的は、上記した従来技術の欠点を解消した下地膜の形成方法を提供することにある。

[0009]

本発明の他の目的は、絶縁膜と、電子デバイス用基材との間の界面に、トランジスターの特性を向上させるべき良質な下地膜を与える方法を提供することにある。

[0010]

【課題を解決するための手段】



[0011]

本発明の下地膜の形成方法は上記知見に基づくものであり、より詳しくは、電子デバイス用基材上に配置された絶縁膜の表面に、少なくとも酸素原子含有ガスを含む処理ガスに基づくプラズマを照射して、該絶縁膜と電子デバイス用基材との界面に下地膜を形成することを特徴とするものである。

[0012]

本発明によれば、更に、電子デバイス用基材と、該基材上に配置された下地膜と、該下地膜上に配置された絶縁膜とを少なくとも含む電子デバイス用材料であって;前記下地膜が、前記絶縁膜側からのプラズマ照射によって形成された膜であることを特徴とする電子デバイス用材料が提供される。

[0013]

上記構成を有する本発明の下地膜の形成方法においては、プラズマ活性種(例えば酸素反応種)が絶縁膜表面側から該絶縁膜を透過して、絶縁膜-基材界面に到達して、該界面近傍に下地膜を形成する。本発明においては、電子デバイス用基材上に直接に下地膜を形成する場合に比べて成膜速度のコントロール(すなわち、成膜時間のコントロール)が容易であるため、該下地膜の膜厚コントロール、および/又は下地膜の面内の均一性を向上させることが容易となる。

[0014]

【発明の実施の形態】

以下、必要に応じて図面を参照しつつ本発明を更に具体的に説明する。以下の 記載において量比を表す「部」および「%」は、特に断らない限り質量基準とす る。

(下地膜の形成方法)



本発明においては、電子デバイス用基材上に配置された絶縁膜の表面に、少なくとも酸素原子含有ガスを含む処理ガスに基づくプラズマを照射して、該絶縁膜と電子デバイス用基材との界面に下地膜を形成する。

(絶縁膜)

[0016]

本発明において使用可能な絶縁膜を構成する材料は特に制限されないが、実用的なMOSトランジスターの点からは、低誘電率の SiO_2 、SiON、誘電率が比較的高いSiN、ないしは後述するHigh-k物質と呼ばれる誘電率が高い物質からなる群から選択される1又は2以上のものが好適に使用可能である。

(Hi-k材料)

[0017]

本発明において使用可能なHi-k材料は特に制限されないが、実用レベルのMOSトランジスターのトレンドの点からは、k(比誘電率)の値が8以上、更には10以上のものが好ましい。

[0018]

このようなHi-k材料の例としては、 $A1_2O_3$ 、 ZrO_2 、 HfO_2 、Ta2O5、およびZrSiO、HfSiO等のシリケート;ZrA1O等のアルミネートからなる群から選択される1又は2以上のものが好適に使用可能である。

[0019]

(電子デバイス用基材)

[0020]

本発明において使用可能な上記の電子デバイス用基材は特に制限されず、公知の電子デバイス用基材の1種または2種以上の組合せから適宜選択して使用することが可能である。このような電子デバイス用基材の例としては、例えば、半導体材料、液晶デバイス材料等が挙げられる。半導体材料の例としては、例えば、単結晶シリコンを主成分とする材料、high Paformance CMOS等が挙げられる。

[0021]



[0022]

上記した絶縁膜の界面特性を向上させることが可能である限り、下地膜の組成、膜厚、積層の態様等は特に制限されない。トランジスター特性の点からは、下地膜としては、下地酸化膜が好適に使用可能である。

[0023]

このような下地膜は、6~12A程度の厚さを有することが好ましく、更には6~8A程度の厚さを有することが好ましい。

[0024]

(処理ガス条件)

[0025]

本発明の下地膜作製においては、形成されるべき下地膜の特性の点からは、下記の条件が好適に使用できる。

[0026]

希ガス (例えば、Kr、Ar、HeまたはXe):300~2000sccm、より好ましくは1000~2000sccm、

[0027]

 O_2 : 1~500sccm、より好ましくは10~200sccm、

[0028]

温度:室温(25°C)~500°C、より好ましくは250~500°C、特に好ましくは250~400°C

[0029]

圧力: 3~500Pa、より好ましくは7~260Pa、


[0030]

マイクロ波: $1\sim5\,\mathrm{W/c\,m^2}$ 、より好ましくは $2\sim4\,\mathrm{W/c\,m^2}$ 、特に好ましくは $2\sim3\,\mathrm{W/c\,m^2}$

[0031]

(アニーリング)

[0032]



[0033]

(好適なアニーリング条件)

[0034]

希ガス(例えば、Kr、Ar、HeまたはXe): $0\sim5000$ sccm、より好ましくは $0\sim1000$ sccm、

[0035]

 $O_2: 10\sim 1000 s c c m$ 、より好ましくは $10\sim 100 s c c m$ 、 [0036]

 N_2 : 1000~5000sccm、より好ましくは1000~3000sccm、

[0037]

温度:室温(25℃)~1050℃、より好ましくは600~1050℃、

[0038]

圧力: 100~101kPa、より好ましくは1k~101kPa、

[0039]

本発明において使用可能なプラズマは特に制限されないが、均一な薄膜化が容易に得られる点からは、電子温度が比較的に低くかつ高密度なプラズマを用いることが好ましい。

[0040]

(好適なプラズマ)

[0041]

本発明において好適に使用可能なプラズマの特性は、以下の通りである。

[0042]

電子温度: 0.5-2.0e V

[0043]

密度:1E10~5E12/cm³

[0044]

プラズマ密度の均一性: ±10%

[0045]

(平面アンテナ部材)

[0046]

本発明の電子デバイス材料の製造方法においては、複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することにより電子温度が低くかつ高密度なプラズマを形成する。本発明においては、このような優れた特性を有するプラズマを用いて下地膜の形成を行うため、プラズマダメージが小さく、かつ低温で反応性の高いプロセスが可能となる。本発明においては、更に、(従来のプラズマを用いた場合に比べ)平面アンテナ部材を介してマイクロ波を照射することにより、良質な下地膜の形成が容易であるという利点が得られる。

[0047]

本発明によれば、良質な下地膜を形成することができる。したがって、この下地膜上に他の層(例えば、電極層)を形成することにより、特性に優れた半導体装置の構造を形成することが容易である。

[0048]

(下地膜の好適な特性)

[0049]

本発明によれば、下記のように好適な特性を有する下地膜を容易に形成することができる。


[0050]

(半導体構造の好適な特性)

[0051]

本発明の方法の適用すべき範囲は特に制限されないが、本発明により形成可能な良質な下地膜は、MOS構造のゲート絶縁膜として特に好適に利用することができる。

[0052]



[0053]

本発明により形成可能な極めて薄く、しかも良質な下地膜は、半導体装置の絶縁膜(特にMOS半導体構造のゲート絶縁膜)として特に好適に利用することができる。

[0054]

本発明によれば、下記のように好適な特性を有するMOS半導体構造を容易に製造することができる。なお、本発明により形成した下地膜の特性を評価する際には、例えば、文献(VLSIデバイスの物理 岸野正剛、小柳光正著 丸善P62~63)に記載されたような標準的なMOS半導体構造を形成して、そのMOSの特性を評価することにより、上記下地膜の自体の特性評価に代えることができる。このような標準的なMOS構造においては、該構造を構成する下地膜の特性が、MOS特性に強い影響を与えるからである。

[0055]

(製造装置の一態様)

[0056]

以下、本発明の製造方法の好適な一態様について説明する。


[0057]

まず本発明の電子デバイス材料の製造方法によって製造可能な半導体装置の構造の一例について、絶縁膜としてゲート絶縁膜を備えたMOS構造を有する半導体装置を図2を参照しつつ説明する。

[0058]

図1(a)を参照して、この図1(a)において参照番号1はシリコン基板、11はフィールド酸化膜、2はゲート絶縁膜であり、13はゲート電極である。上述したように、本発明の製造方法によれば極めて薄く且つ良質なゲート絶縁膜2を形成することができる。このゲート絶縁膜2は、図1(b)に示すように、シリコン基板1との界面に形成された、品質の高い絶縁膜からなる。例えば2.5 nm程度の厚さの酸化膜2により構成されている。

[0059]



[0060]

本発明においては、このシリコン酸化膜2の表面には、上記したような窒化処理を施すことが好ましい。このシリコン酸化膜2の窒化処理された表面の上には、更にシリコン(ポリシリコンまたはアモルファスシリコン)を主成分とするゲート電極13が形成されている。

[0061]

(製造方法の一態様)

[0062]

次に、このようなシリコン酸化膜2、窒化処理表面21、更にその上にゲート電極13が配設された電子デバイス材料の製造方法について説明する。

[0063]

図3は本発明の電子デバイス材料の製造方法を実施するための半導体製造装置30の全体構成の一例を示す概略図(模式平面図)である。

[0064]

図2に示すように、この半導体製造装置30のほぼ中央には、ウエハW (図2)を搬送するための搬送室31が配設されており、この搬送室31の周囲を取り囲むように、ウエハに種々の処理を行うためのプラズマ処理ユニット32、33、各処理室間の連通/遮断の操作を行うための二機のロードロックユニット34および35、種々の加熱操作を行うための加熱ユニット36、およびウエハに種々の加熱処理を行うための加熱反応炉47が配設されている。なお、加熱反応炉47は、上記半導体製造装置30とは別個に独立して設けてもよい。



ロードロックユニット34、35の横には、種々の予備冷却ないし冷却操作を 行うための予備冷却ユニット45、冷却ユニット46がそれぞれ配設されている

[0066]

搬送室31の内部には、搬送アーム37および38が配設されており、前記各 ユニット32~36との間でウエハW(図3)を搬送することができる。

[0067]

ロードロックユニット34および35の図中手前側には、ローダーアーム41および42が配設されている。これらのローダーアーム41および42は、更にその手前側に配設されたカセットステージ43上にセットされた4台のカセット44との間でウエハWを出し入れすることができる。

[0068]

なお、図2中のプラズマ処理ユニット32、33としては、同型のプラズマ処理ユニットが二基並列してセットされている。

[0069]

更に、これらプラズマ処理ユニット32およびユニット33は、ともにシングルチャンバ型CVD処理ユニットと交換することが可能であり、プラズマ処理ユニット32や33の位置に一基または二基のシングルチャンバ型CVD処理ユニットをセットすることも可能である。


[0070]

プラズマ処理が二基の場合、例えば、処理ユニット32で SiO_2 膜を形成した後、処理ユニット33で SiO_2 膜を表面窒化する方法を行っても良く、また処理ユニット32および33で並列に SiO_2 膜形成と SiO_2 膜の表面窒化を行っても良い。或いは別の装置で SiO_2 膜形成を行った後、処理ユニット32および33で並列に表面窒化を行うこともできる。

[0071]

(ゲート絶緑膜成膜の一態様)

[0072]



[0073]


[0074]

天板54の外側には、複数のスロットを有する平面アンテナ部材、例えば銅板により形成されたスロットプレインアンテナ (Slot Plane Antenna; SPA) 60を介して、高周波電源部をなし、例えば2.45GHzのマイクロ波を発生するマイクロ波電源部61に接続された導波路63が設けられている。この導波路63は、SPA60に下縁が接続された偏平な円形導波管63Aと、この円形導波管63Aの上面に一端側が接続された円筒形導波管63Bと、この円筒形導波管63Bの上面に接続された同軸導波変換器63Cと、この同軸導波変換器63Cの側面に直角に一端側が接続され、他端側がマイクロ波電源部61に接続された矩形導波管63Dとを組み合わせて構成されている。

[0075]

ここで、本発明においては、UHFとマイクロ波とを含めて高周波領域と呼ぶものとする。すなわち、高周波電源部より供給される高周波電力は300MHz以上のUHFや1GHz以上のマイクロ波を含む、300MHz以上2500MHz以下のものとし、これらの高周波電力により発生されるプラズマを高周波プラズマと呼ぶものとする。

[0076]



[0077]

また真空容器50内には、天板54と対向するようにウエハWの載置台52が設けられている。この載置台52には図示しない温調部が内蔵されており、これにより当該載置台52は熱板として機能するようになっている。更に真空容器50の底部には排気管53の一端側が接続されており、この排気管53の他端側は真空ポンプ55に接続されている。

[0078]

(SPAの一態様)

[0079]

図4は本発明の電子デバイス材料の製造装置に使用可能なSPA60の一例を示す模式平面図である。

[0080]

この図4に示したように、このSPA60では、表面に複数のスロット60a、60a、…が同心円状に形成されている。各スロット60aは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「T」の文字を形成するように配設されている。スロット60aの長さや配列間隔は、マイクロ波電源部61より発生したマイクロ波の波長に応じて決定されている

[0081]


(加熱反応炉の一態様)

[0082]

図5は本発明の電子デバイス材料の製造装置に使用可能な加熱反応炉47の一例を示す垂直方向の模式断面図である。

[0083]

図5に示すように、加熱反応炉47の処理室82は、例えばアルミニウム等に



[0084]

図5に示したように、処理室82には上部中央にガスを導入するガス導入管83が接続され、処理室82内とガス導入管83内とが連通されている。また、ガス導入管83はガス供給源84に接続されている。そして、ガス供給源84からガス導入管83にガスが供給され、ガス導入管83を介して処理室82内にガスが導入されている。このガスとしては、ゲート電極形成の原料となる、例えばシラン等の各種のガス(電極形成ガス)を用いることができ、必要に応じて、不活性ガスをキャリアガスとして用いることもできる。

[0085]

処理室82の下部には、処理室82内のガスを排気するガス排気管85が接続され、ガス排気管85は真空ポンプ等からなる排気手段(図示せず)に接続されている。この排気手段により、処理室82内のガスがガス排気管85から排気され、処理室82内が所望の圧力に設定されている。

[0086]

また、処理室82の下部には、ウエハWを載置する載置台87が配置されている。

[0087]


この図5に示した態様においては、ウエハWと略同径大の図示しない静電チャックによりウエハWが載置台87上に載置されている。この載置台87には、図示しない熱源手段が内設されており、載置台87上に載置されたウエハWの処理面を所望の温度に調整できる構造に形成されている。

[0088]

この載置台87は、必要に応じて、載置したウエハWを回転できるような機構になっている。

[0089]

図5中、載置台87の右側の処理室82壁面にはウエハWを出し入れするための開口部821が設けられており、この開口部821の開閉はゲートバルブ98



[0090]

載置台87の上方には、シャワー部材としてのシャワーヘッド88が配設されている。このシャワーヘッド88は載置台87とガス導入管83との間の空間を 区画するように形成されており、例えばアルミニウム等から形成されている。

[0091]

シャワーヘッド88は、その上部中央にガス導入管83のガス出口83aが位置するように形成され、シャワーヘッド88下部に設置されたガス供給孔89を通し、処理室82内にガスが導入されている。

[0092]

(絶縁膜形成の態様)

[0093]

次に、上述した装置を用いて、ウエハW上にゲート絶縁膜2からなる絶縁膜を 形成する方法の好適な一例について説明する。

[0094]

図6は本発明の方法における各工程の流れの一例を示すフローチャートである

[0095]

図6を参照して、まず、前段の工程でウエハW表面にフィールド酸化膜11(図1(a))を形成する。

[0096]

次いでプラズマ処理ユニット32(図2)内の真空容器50の側壁に設けたゲートバルブ(図示せず)を開いて、搬送アーム37、38により、前記シリコン基板1表面にフィールド酸化膜11が形成されたウエハWを載置台52(図3)上に載置する。



続いてゲートバルブを閉じて内部を密閉した後、真空ポンプ55により排気管53を介して内部雰囲気を排気して所定の真空度まで真空引きし、所定の圧力に維持する。一方マイクロ波電源部61より例えば1.80GHz(2200W)のマイクロ波を発生させ、このマイクロ波を導波路により案内してSPA60および天板54を介して真空容器50内に導入し、これにより真空容器50内の上部側のプラズマ領域Pにて高周波プラズマを発生させる。

[0098]

ここでマイクロ波は矩形導波管 6 3 D内を矩形モードで伝送し、同軸導波変換器 6 3 Cにて矩形モードから円形モードに変換され、円形モードで円筒形同軸導波管 6 3 Bを伝送し、更に円形導波管 6 3 Aにて拡げられた状態で伝送していき、SPA60のスロット60 aより放射され、天板 5 4 を透過して真空容器 5 0 に導入される。この際マイクロ波を用いているため高密度のプラズマが発生し、またマイクロ波をSPA60の多数のスロット60 a から放射しているため、このプラズマが高密度なものとなる。

[0099]


次いで、載置台 52 の温度を調節してウエハWを例えば400 に加熱しながら、ガス供給管 72 より酸化膜形成用の処理ガスであるクリプトンやアルゴン等の希ガスと、 O_2 ガスとを、例えばそれぞれ2000 s c c m、200 s c c m の流量で導入して第1の工程(酸化膜の形成)を実施する。

[0100]

この工程では、導入された処理ガスはプラズマ処理ユニット32内にて発生したプラズマ流により活性化(プラズマ化)され、このプラズマにより図8(a)の模式断面図に示すように、シリコン基板1の表面が酸化されて酸化膜(SiO2膜)2が形成される。こうしてこの酸化処理を例えば40秒間行い、2.5 nmの厚さのゲート酸化膜またはゲート下地膜用下地酸化膜(下地SiO2膜)2を形成することができる。

[0101]

次に、ゲートバルブ(図示せず)を開き、真空容器50内に搬送アーム37、



[0102]

(窒化含有層形成の態様)

[0103]

次いで、このプラズマ処理ユニット33内でウエハW上に表面窒化処理が施され、先に形成された下地酸化膜(下地 SiO_2)2の表面上に窒化含有層21(図7(b))が形成される。

[0104]

この表面窒化処理の際には、例えば、真空容器 50内にて、ウエハ温度が例えば 400 \mathbb{C} 、プロセス圧力が例えば 66.7 \mathbb{P} a(500 \mathbb{m} \mathbb{T} or \mathbb{r})の状態で、容器 50 内にガス導入管よりアルゴンガスと、 \mathbb{N}_2 ガスとを、例えばそれぞれ 1000 s \mathbb{c} c \mathbb{m} 、40 s \mathbb{c} c \mathbb{m} の流量で導入する。

[0105]

その一方で、マイクロ波電源部61より例えば2W/cm²のマイクロ波を発生させ、このマイクロ波を導波路により案内してSPA60bおよび天板54を介して真空容器50内に導入し、これにより真空容器50内の上部側のプラズマ領域Pにて高周波プラズマを発生させる。

[0106]

この工程(表面窒化)では、導入されたガスはプラズマ化し、窒素ラジカルが形成される。この窒素ラジカルがウエハW上面上の SiO_2 膜上で反応し、比較的短時間で SiO_2 膜表面を窒化する。このようにして図 7 (b) に示すように、ウエハW上の下地酸化膜(下地 SiO_2 膜)2の表面に窒素含有層 21 が形成される。

[0107]

この窒化処理を例えば20秒行うことで、換算膜厚2nm程度の厚さのゲート 下地膜(下地膜)を形成することができる。



(ゲート電極形成の態様)

[0109]

次に、ウエハW上のSi〇₂膜上または下地Si〇₂膜を窒化処理した下地膜上にゲート電極13(図1(a))を形成する。このゲート電極13を形成するためには、ゲート酸化膜またはゲート下地膜が形成されたウエハWをそれぞれプラズマ処理ユニット32または33内から取り出し、搬送室31(図2)側に一旦取り出し、しかる後に加熱反応炉47内に収容する(ステップ4)。加熱反応炉47内では所定の処理条件下でウエハWを加熱し、ゲート酸化膜またはゲート下地膜上に所定のゲート電極13を形成する。

[0110]

このとき、形成するゲート電極13の種類に応じて処理条件を選択することが できる。

[0111]

即ち、ポリシリコンからなるゲート電極13を形成する場合には、例えば処理ガス(電極形成ガス)として、 SiH_4 を使用し、 $10\sim500$ Paの圧力、 $580\sim680$ Cの温度条件下で処理する。

[0112]

また、アモルファスシリコンからなるゲート電極13を形成する場合には、例えば処理ガス(電極形成ガス)として、 SiH_4 を使用し、 $10\sim500$ Paの圧力、 $500\sim580$ Cの温度条件下で処理する。

[0113]

(酸化膜の品質)

[0114]

上述した第1の工程では、ゲート酸化膜またはゲート下地膜用下地酸化膜を形成するに際し、処理ガスの存在下で、Siを主成分とするウエハWに、複数のスロットを有する平面アンテナ部材(SPA)を介してマイクロ波を照射することにより酸素(O₂)および希ガスとを含むプラズマを形成し、このプラズマを用いて前記被処理基材表面に酸化膜を形成しているため、品質が高く、且つ膜質制



御を首尾よく行うことができる。

[0115]

(好適なMOS特性の推定メカニズム)

[0116]

更に、上記第3の工程において特定条件下で加熱処理して得られるゲート電極を形成することにより、MOS型半導体構造は優れた特性を備えている。その理由は、本発明者の知見によれば、以下のように推定される。

[0117]

本発明においては、上述したように極めて薄く、且つ良質なゲート絶縁膜を形成することができる。このような良質なゲート絶縁膜(ゲート酸化膜および/又はゲート下地膜)と、その上に形成したゲート電極(例えば、CVDによるポリシリコン、アモルファスシリコン、SiGe)との組合せに基づき、良好なトランジスタ特性(例えば、良好な界面特性)を実現することが可能となる。

[0118]

更には、図2に示すようなクラスター化を行うことで、ゲート酸化膜およびゲート下地膜形成と、ゲート電極形成との間における大気への暴露を避けることが可能となり、界面特性の更なる向上が可能となる。

(ロジックデバイス製造の一態様)

[0119]

本発明をロジックデバイスの製造に適用した一態様について述べる。このような態様は、大別して、「素子分離→MOSトランジスタ作製→容量作製→層間絶縁膜成膜および配線」のような流れとなる。

[0120]

以下に本発明の工程が含まれるMOSトランジスタ作製前工程の中でも、特に本発明と関連の深いMOS構造の作製について説明する。

[0121]

(1):基板

[0122]

基板にはP型もしくはΝ型のシリコン基板を用い、比抵抗が1~30Ωcm、



面方位(100)のものを用いる。

シリコン基板上には目的に応じ、STIやLOCOS等の素子分離工程やチャネルインプラが施されており、ゲート酸化膜やゲート絶縁膜が成膜されるシリコン 基板表面には犠牲酸化膜が成膜されている(図8)。

[0123]

(2):ゲート絶縁膜成膜前の洗浄

[0124]

一般にAPM(アンモニア、過酸化水素水、純水の混合液)とHPM(塩酸、 過酸化水素水、純水の混合液)およびDHF(フッ酸と純水の混合液)を組み合 わせたRCA洗浄によって犠牲酸化膜と汚染要素(金属や有機物、パーティクル)を除去する。必要に応じ、SPM(硫酸と過酸化水素水の混合液)、オゾン水 、FPM(フッ酸、過酸化水素水、純水の混合液)、塩酸水(塩酸と純水の混合 液)、有機アルカリなどを用いる時もある。

[0125]

(3):ゲート絶縁膜成膜前処理

[0126]

(2)の処理後に、下地膜形成の工程として基板上に窒化膜を形成する。処理条件は例えば以下のようなものが考えられる。その基板を600℃から900℃に保持し、NH3を1000~3000sccm導入した雰囲気下に1~3分間保持することで基板表面に薄い窒化層(SiN層)を形成する。このSiN層を形成することでシリコン基板とHfSiO膜の熱による反応を抑制することが出来る(図9)。また、本工程には窒化膜以外にも熱酸化膜や熱酸窒化膜、プラズマを用いた酸化膜や窒化膜、および酸窒化膜などを用いることも可能であるが、本発明に述べているように極めて薄い酸化膜を形成することは困難であり、技術的な改善が必要である。

[0127]

(4): High-K ゲート絶縁膜の成膜

[0128]

上記(3)で得たシリコン基板上にHigh-K ゲート絶縁膜を成膜する。



[0129]

(5):SPA酸化処理

[0130]

上記(4)の処理を施したシリコン基板上にSPAプラズマ酸化処理を施す。 具体的な例としては、400℃に加熱したシリコン基板上に希ガスと酸素をそれ ぞれ2000sccm、20sccmずつ流し、圧力を67Pa(500mTo rr)に保持する。その雰囲気中に複数のスロットを有する平面アンテナ部材(SPA)を介して2.8W/cm²のマイクロ波を照射することにより酸素およ び希ガスとを含むプラズマを形成し、このプラズマを用いて前述4の基板上にプ ラズマ酸化処理を施す(図11)。

[0131]

(6):ゲート電極用ポリシリコン成膜

[0132]

上記(5)で形成したHigh-K ゲート絶縁膜(酸窒化膜を含む)上にMOSトランジスタのゲート電極としてポリシリコン(アモルファスシリコンを含む)をCVD法にて成膜する。ゲート絶縁膜の成膜されたシリコン基板を500℃から650℃の範囲内で加熱し、基板上にシリコンを含むガス(シラン、ジシラン等)を10から100Paの圧力下で導入することでゲート絶縁膜上に膜厚50nmから500nmの電極用ポリシリコンを成膜する。ゲート電極としてはポリシリコンの代替として、シリコンゲルマニウムやメタル(W、Ru、TiN



、Ta、Moなど)が用いられることがある(図12)。

[0133]

その後、ゲートのパターンニング、選択エッチングを行い、MOSキャパシタを形成し(図13)、イオン打ち込み(インプラ)を施してソース、ドレインを形成する(図14)。その後アニールによりドーパント(チャネル、ソース、ドレインへインプラされたリン(P)、ヒ素(As)、ホウ素(B)等)の活性化を行う。続いて後工程となる層間絶縁膜の成膜、パターンニング、選択エッチング、メタルの成膜を組み合わせた配線工程を経て本様態に関わるMOSトランジスタが得られる(図15)。最終的にこのトランジスタ上部に様々なパターンで配線工程を施し、回路を作ることでロジックデバイスが完成する。

[0134]

なお、本様態では絶縁膜としてHfシリケイト(HfSiO膜)を形成したが、それ以外の組成からなる絶縁膜を形成することも可能である。ゲート絶縁膜としては、従来より使われている低誘電率の SiO_2 、SiON、また誘電率が比較的高いSiNやHigh-K物質と呼ばれる誘電率が高い Al_2O_3 、 ZrO_2 、 HfO_2 、Ta2O5、およびZrSiO、HfSiO等のシリケートやZrAlO等のアルミネートからなる群から選択される1又は2以上のものが挙げられる。

[0135]

また、High-K物質の成膜方法として熱CVD法のみを実施例として取り上げたが、High-K物質の形成方法は任意であり、例えばプラズマCVD法やPVD法によって成膜を行うことも可能である。

[0136]

また、本実施例では、プラズマ酸化処理による効果のみに着目しているが、プラズマ酸化処理の変わりにプラズマ窒化処理や、プラズマ酸化処理と窒化処理を 組み合わせた処理等への応用も可能である。

[0137]

以下、実施例により本発明を更に具体的に説明する。

[0138]



【実施例】

実施例1

[0139]

図16、図17にSPA酸化プロセスによって成膜された酸化膜とHfSiO膜上に酸化プラズマ処理を施した場合における電気的膜厚(Teq)と電気的膜厚の均一性(Range:面内におけるTeqの最大値と最小値の差)の酸化時間による変化をそれぞれ示す。横軸は酸化処理時間、縦軸はTeqおよびRangeである。図16、図17のサンプルは以下のような方法で作製された。

[0140]

(1):基板


基板にはP型のシリコン基板を用い、比抵抗が $8\sim12\Omega$ cm、面方位(100)のものを用いた。シリコン基板表面には熱酸化法により500A犠牲酸化膜が成膜されている。

[0141]

(2): HfSiO膜成膜前処理

[0142]





[0143]

[0144]

(4):SPA酸化処理

[0145]

上記3の処理を施したシリコン基板上にSPAプラズマ酸化処理を施した。400℃に加熱したシリコン基板上に希ガスと酸素をそれぞれ2000sccm、20sccmずつ流し、圧力を67Pa(500mTorr)に保持した。その雰囲気中に複数のスロットを有する平面アンテナ部材(SPA)を介して2.8W/cm²のマイクロ波を照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いて前述3の基板上にプラズマ酸化処理を施した

[0146]

(5):ゲート電極用TiN成膜

[0147]

上記(3)~(4)で形成したHfSiO膜上、および、リファレンスとして 3oHfSiO成膜を省いて4o酸化処理のみを行った酸化膜上にゲート電極としてチタンナイトライド(TiN)をCVD法にて成膜した。 $3\sim 4o$ 処理を施したシリコン基板を550で加熱し、200Pao圧力下で基板上にTiC14ガスを30sccm、NH3ガスを100sccm、N2ガスを150sccm 導入することでHfSiO膜上に膜厚 800Aの電極用TiNを成膜した。



[0148]

(6):パターニング、ゲートエッチ

[0149]

上記(5)で作製したTiN電極上にリソグラフィによりパターニングを施し、過酸化水素水(H_2O_2)薬液中にシリコン基板を3分間浸すことでパターニングされていない部分のTiNを溶かし、MOSキャパシタを作製した。

[0150]

実施例2

[0151]

実施例1で作製したMOSキャパシタについて、CV特性を評価した。この測定は次に示すような方法で行った。ゲート電極面積が $10000um^2$ のキャパシタのCV、特性を評価した。CV特性は周波数1MHz、ゲート電圧を1Vから-2V程度まで掃引し各電圧におけるキャパシタンスを評価することで求めた。CV特性から電気的膜厚を計算した。

[0152]

図1はSPA酸化プロセスによって成膜された酸化膜とHfSiO膜上に酸化プラズマ処理を施した場合における電気的膜厚(Teq)を示す。横軸は酸化処理時間、縦軸は電気的膜厚(Teq)である。

[0153]

図16に示されるように、リファレンスの酸化膜は酸化時間20秒以上にて25A以上の膜厚となる。処理時間が短くなるほどプロセスの再現性は低くなり、膜厚の制御も困難となるため、20秒以下の短時間プロセスは実用的ではない。したがって、図16のリファレンスに示されるような通常の酸化方法では、High-K酸窒化膜として要求される膜厚(10A以下)を得ることは困難となる。それに対し、図16に示したようなHfSi〇膜にSPA酸化処理を施した場合は、初期の膜厚(約16A)に対し、35秒以上の長時間処理を施した場合でも電気的膜厚の増加は10A程度に抑制されている。酸化プロセスには希ガスと酸素ガスしか用いていないことから、この増膜は酸素に起因するものと考えられる。増膜には界面からの増膜と、膜そのもの(バルク)の増膜が考えられる。現

在、HfSiO膜を含めたHigh-K物質における問題として、高温アニールによる結晶化が有る。これは膜中のSi原子の絶対量が少ないことに起因しているとされている。このことから、酸素が膜中に混入することでの増膜はSi-Si結合にOが入り込むことによる増膜で有る可能性は低い。また、Hf-O結合は豊富に含まれていることも一般に知られている。以上から、増膜に最も寄与する部分は基板からの増膜、すなわち界面における酸化膜の形成である可能性が高い。したがって、本発明により界面に極めて薄い酸化膜を形成できると考えられる。

[0154]

図2はSPA酸化プロセスによって成膜された酸化膜とHfSiO膜上に酸化プラズマ処理を施した場合における電気的膜厚の均一性(Range:面内におけるTeqの最大値と最小値の差)の酸化時間による変化をそれぞれ示す。横軸は酸化処理時間、縦軸はRangeである。


[0155]

図2に示されるように、リファレンスのSPA酸化膜は処理時間に対してRangeの値はそれほど変化しないが、HfSiO膜にSPA酸化処理を施した場合は、処理時間の増加に伴いRangeが小さくなっている、すなわち均一性が向上していることが観測された。このメカニズムは以下のようなものと考えている。先に述べたように、増膜の主な原因は界面における酸化膜の増膜によるものとすると、膜の薄い部分には強い増膜効果、膜の厚い部分には弱い増膜効果が生じる。したがって、膜の厚みの不均一性がSPA酸化を施すことにより改善され、電気的膜厚が均一になったと考えることが出来る。したがって、図17の結果は先に述べた図16の増膜メカニズムを支持するものと言うことが出来る。

[0156]

以上から、HfSiO膜を成膜した後にプラズマ酸化処理を施すことで、単体の酸化プロセスでは実現が困難であった極めて薄い10A以下の下地膜の形成を実現することが出来、かつ良好な均一性を持つHfSiO膜を形成することが可能となった。

[0157]



[0158]

【発明の効果】

上述したように本発明によれば、絶縁膜と、電子デバイス用基材との間の界面に、該絶縁膜の特性を向上させるべき良質な下地膜を与える方法を提供することができる。

【図面の簡単な説明】

【図1】

本発明の下地絶縁膜の形成方法方法により製造可能な半導体装置の一例を示す模式的な垂直断面図である。

【図2】

本発明の下地絶縁膜の形成方法方法を実施するための半導体製造装置の一例を示す模式平面図である。

【図3】

本発明の下地絶縁膜の形成方法方法に使用可能なスロットプレインアンテナ(SPA)プラズマ処理ユニットの一例を示す模式的な垂直断面図である。

【図4】

本発明の下地絶縁膜の形成方法装置に使用可能なSPAの一例を示す模式的な 平面図である。

【図5】

本発明の下地絶縁膜の形成方法方法に使用可能な加熱反応炉ユニットの一例を示す模式的な垂直断面図である。

【図6】

本発明の製造方法における各工程の一例を示すフローチャートである。

【図7】

本発明の方法による膜形成の一例を示す模式断面図である。

【図8】

ゲート酸化膜やゲート絶縁膜が成膜されるシリコン基板表面の一例を示す模式 断面図である。

【図9】

基板表面上へのプラズマ処理の一例を示す模式断面図である。

【図10】

プラズマを用いる基板上へのSiO₂膜の成膜の一例を示す模式断面図である

【図11】

High-k材料の成膜の一例を示す模式断面図である

【図12】

Highーk材料膜上へのゲート電極の形成の一例を示す模式断面図である。

【図13】

MOSキャパシタの形成形成の一例を示す模式断面図である。

【図14】

イオン打ち込み(インプラ)によるソース、ドレイン形成の一例を示す模式断 面図である。

【図15]

本発明により得られるMOSトランジスタ構造の一例を示す模式断面図である

【図16】

SPA酸化プロセスによって成膜された酸化膜とHfSiO膜上に酸化プラズマ処理を施した場合における電気的膜厚(Teq)と電気的膜厚の均一性の酸化時間による変化を示すグラフである。

【図17】

SPA酸化プロセスによって成膜された酸化膜とHfSiO膜上に酸化プラズマ処理を施した場合における電気的膜厚(Teq)と電気的膜厚の均一性の酸化時間による変化を示すグラフである。






【書類名】

図面


【図1】









(b)


























【図6】

図 6










【図8】

図 8





【図9】






図 10





図 11






図 12







図 13




図 14






【図15】

図15






【図16】





【図17】

図 17





【書類名】

要約書

【要約】

【課題】 絶縁膜と、電子デバイス用基材との間の界面に、該絶縁膜の特性を向上させるべき良質な下地膜を与える方法を提供する。

【解決手段】 電子デバイス用基材上に配置された絶縁膜の表面に、少なくとも 酸素原子含有ガスを含む処理ガスに基づくプラズマを照射して、該絶縁膜と電子 デバイス用基材との界面に下地膜を形成する。

【選択図】 図16



出願人履歴情報

識別番号

[000219967]

1. 変更年月日

1994年 9月 5日

[変更理由]

住所変更

住 所

東京都港区赤坂5丁目3番6号

氏 名

東京エレクトロン株式会社